[VHDL] 간단한 프로그램 만들기(VHDL)

프로젝트 생성

File > New Project Wizard

저장 경로 및 프로젝트 이름 설정

Board 설정 [보드에 맞는 규격으로 선택]

설정 확인 후에 Finish

VHDL 파일 생성

File > New

VHDL File

다음과 같은 화면에서 HDL을 기술할 수 있다.

HDL 기술이 끝나면 저장

VWF 파일 생성

아래 버튼을 눌러 VWF 파일에 사용될 입출력 정보를 저장하자.

File > New

University Program VWF를 선택

좌측 박스의 빈공간을 더블클릭 또는 우클릭하여 입출력 정보를 추가하자.

Function Simulation

Simulation > Options 에서 다음 설정을 해준다.

Simulation > function simulation

입력 레벨을 설절한 후 아래 버튼을 누른다.

아래와 같은 화면이 뜨면 성공

PIN PLANNER

Assignments > Pin Planner

아래 화면이 보인다면 성공

아래 Location에 해당 핀번호를 입력하여 입출력 버스를 설정한다.

RTL Viewer

Toos > Netist Viewers > RTL Viewer 선택

다음과 같은 화면이 나온다.

좌측 창 탭 중에서 Netist Navigator 탭을 선택하면 핀 정보 등을 볼 수 있다.

Logics의 Y 선택 후 다음의 Locate in Chip Planner를 선택

선택 후에 다음과 같은 화면을 볼 수 있다.